Aufbau und Struktur digitaler Rechenanlagen

Aufbau und Struktur digitaler Rechenanlagen

1. Einführung

1. Rechenarchitektur: Begriffserklärung und Definition

2. Teilbereiche und Ebenen der Rechenarchitekturen

Teilbereiche: Struktur, Organisation, Implementierung, Leistung

Ebenen: Globale Systeme / Maschinenbefehlsebene / Mikroarchitekturebene

3. Wechselwirkung zu anderen Disziplinen

Betriebssysteme, Hardware - Entwurf, Comilerbau / Softwaretechnik, Software Entwurf

4. Aufgabe der Rechenarchitektur

5. Ziele der Rechenarchitekturen

2. Der klassische Universalrechner nach von Neumann

6. Grundbestandteile und Struktur eines von Neumann-Rechners

7. CPU - Bestandteile u. Struktur

8. Arbeitsweise der CPU

Von - Neumann Rechner 1. (SISD), 2. Speicher kontextabhängig, 3. D/B in gleichen Speicher

9. Speicher

Folge von addressierbaren Zellen

10. Busse

(MAR / MBR), (Adreßbus / Datenbus), Steuerleitung, Speicherbus, E/A Bus

11. I/O Einheit, Interrupt

3. Das Rechenwerk

12. Addierer

4. Halbaddierer

5. Volladdierer

6. Parallele Datenübertragungslogik

7. BCD-Zahlen

13. Subtraktion

14. Addition / Subtraktion von Fließkommazahlen

4. Leistungsbewertung von Rechnern 52451gne91uiq7d

15. Warum ?

16. Leistungsbewertung

 

CPI –Leistung

 

CPU –Performance

 

1/Durchsatz=Ausführungszeit/Programm=NIT+CPI+CCT

 

NIT

 

CCT

 

MFLOPS =Gleitkommeroperation /Ausführungszeit

17. Speicher – System

5. Bewertungsmodell

Speicherbreite = max. Durchsatzrate

 

1/ Leistung _SBV =CPI*CCT+(Speicherbedarf [S]*Speicherzugriffszeit [T_S])

 

CISC - Prozessor S=8,6 Bytes/Befehl

RISC – Prozessor S=4 Bytes/Befehl

 

Speicherbandbreite [ Bytes / S ]= Leistung [INSTR / S] / S

 

• Adreßpipelining

Überlappen von Adressen- und Datenbereitstellung (EDO-RAM)

• Burstmodus

Adresse wird in Cache abgelegt, CPU ließt automatisch die nächsten 4 Bytes in Cache

• Interleave Memory

• Speicherverschränkung / paralleles Banking

• Getrennte Busse für Befehle und Daten

• Caches zwischen Prozessor und HS

18. Effizienz von Parallelrechnern

SPEEDUP

MIMD ( MULTI INSTRUCTION MULTI DATA)

SIMD ( SINGLE INSTRUCTION MULTI DATA)

S_N= Zeit für serielles Programm / paralleles Programm

19. Programmabhängiges Leistungsmodell

T_PROG=NIT*CPI*CCT

20. Leistungsmessung durch Benchmarkprogramme

5. WHETSTONE

6. DRYSTONE

7. LINPACK

8. SPEC – BENCHMARKS

9. Weitere Benchmarks

21. Evalution, Modelling und Simulation von Rechnern

• Hard – und Softwaremonitore

• Simulationen und verkehrstheoretisches Modell

5. Steuerwerk und Mikroprogrammierung

22. Aufgaben des Steuerwerkes und prinzipieller Befehlsaufbau

23. Adressierungsmodi

6. Registerstruktur, Befehlsstruktur und Adressierungsarten des Motorola 68020