|
|
|
Spitzenleistung der sechsten Generation |
|
Weiterentwickelte superskalare Sechsfach-RISC86®-Mikroarchitektur
Zehn parallele spezialisierte Ausführungseinheiten Verbesserte zweistufige Sprungvorhersage Spekulative Ausführung Full out-of-order execution Registerumbenennung und Datenübergabe Führt bis zu sechs RISC86-Instruktionen pro Takt aus
|
|
|
|
|
TriLevel Cache Design
Unterstützt größtenSystem-Cache für Desktop-PCs Insgesamt 320 KB interner Cache 64 KB interner Level 1 Cache (32 KB Befehls-Cache und 32 KB Write-Back-Dual-Ported-Daten-Cache) 256 KB interner Backside-Level 2 Write-Back-Cache Multiport-Design des internen Cache ermöglicht gleichzeitige 64-Bit-Lese-/Schreiboperationen auf den L1 und L2 Cache Teilassoziativer 4-Weg-Aufbau des L2 Cache erlaubt optimale Datenverwaltung und rationelle Verarbeitung 100 MHz-Frontside-Bus verbindet zusätzlichen externen Level 3 Cache auf Super7(TM)-Motherboard
|
|
|
|
3DNow!(TM) Technologie
21 neue SIMD-Befehle für (noch) mehr 3D-Grafik- und Multimedia-Leistung Bis zu 4 Gleitkommaoperationen pro Takt Separater Multiplizierer und separate ALU zu superskalaren Befehlsausführung Kompatibel zu vorhandenen x86-Betriebssystemen
|
|
|
|
Kompatibel zur leistungsstarken und kostengünstigen Super7-Plattform
|
|
|
|
Erweiterte superskalare MMX(TM)-Befehlsausführung mit Doppeldekodierer und Doppel-Verarbeitungs-Pipelines |
|
Schnelle IEEE 754- und IEEE 854-kompatible Gleitkommaeinheit (FPU) |
|
System Management Mode (SMM) nach Industriestandard |
|
Binäre x86-Softwarekompatibilität |
|
Chip: 21,3 Millionen Transistoren auf 118 mm2 Fläche |
|
Verfügbar in 321poligem Ceramic Pin Grid Array (CPGA) Gehäuse (kompatibel zur Super7-Plattform) mit innovativer C4 Flip-chip-Technologie |
|
Hergestellt mit AMDs modernster 0,25µ-Fünflagen-Metall-Silizium-Prozeßtechnologie und lokaler Zwischenkontaktierungstechnik in der hochmodernen Fab 25 Wafer-Fertigungsstätte von AMD |
